MunEDA Webinars




Title:
Analog IP Migration, Optimization and Verification (Japanese subtitles)

Audience:
Analog Design, Analog EDA

Duration:
01:00:00

Description:
スマートフォン、自動車および産業用アプリケーション、CPU、GPU、メモリコンポーネント用のICを設計するすべての半導体企業では、カスタムIC設計チームが、可能な限り小さく、最低コストで最高パフォーマンスのチップを開発しています。
そのため、効率的なIPの再利用は、市場投入までの要件を満たし、コスト効率の高い設計フローの重要な要素です。
ところが、再利用のため、フルカスタムIPを新しいターゲットプロセステクノロジに移行する場合、設計者は多くの要因とその効果、動作条件、製造プロセスのランダムばらつき、デバイスの経年変化、およびレイアウト依存の影響を考慮する必要があります。すべてのプロセスコーナーと動作条件で仕様を満足すると同時に、電力消費量や面積を最小限に抑えることは、フルカスタム設計における主要な課題です。
アナログ/ RFおよびデジタルフルカスタム回路の自動サイジングは、初期のアナログ合成の試みからデザインセンタリングのための最新プロセステクノロジー指向の最適化ツールへと進化して、近年非常に成熟しています。 このウェビナーでは、以下を含む完全な移行ワークフローについて説明します

* フルカスタム回路の自動移行、
* 設計品質と設計時間を改善する自動サイジング手法、
* 移行とサイジング後の完全なカスタム回路の効率的な統計検証


Speaker:

Dr. Michael Pronath
MunEDA GmbH
Moderator: